Blanket |
|
 |
La descrizione di questo gruppo sarà disponibile entro il 15 Ottobre. Scusate per il disagio.
Maggiori informazioni Blanket: Blanket Sito ufficiale di DRESD: DRESD DRESD sul web: www.dresd.org/on_the_web Meeting && incontri: www.dresd.org/DRESDevents Contatto: Marco Santambrogio - marco DOT santambrogio AT polimi DOT it Link ad esempi di possibili specifiche: Pagina in via di definizione. |
Bellerofonte |
Le tecniche utilizzate nell'ambito della Medicina Molecolare hanno subito un rapido processo di sviluppo e consentono, allo stato attuale, di ottenere i principali dati genetici di un paziente con un dispendio ragionevole di risorse. Tali dati permettono di caratterizzare la suscettibilità verso patologie complesse tramite lo studio delle interazioni non-lineari tra genotipo, fenotipo e fattori ambientali. Tuttavia, ad oggi, non esistono strumenti in grado di modellizzare efficientemente questo tipo di relazioni.
Scopo di Bellerofonte è supportare la ricerca in questo settore, analizzando le più recenti tecniche di data mining, adattandole alle specifiche esigenze della Medicina Molecolare e implementandole sfruttando tecnologie hardware quali FPGA (Field-Programmable Gate Array) o GPU (Graphics Processing Unit). Possibili progetti in questo contesto possono richiedere, ad esempio, un'analisi comparativa tra diverse implementazioni di uno stesso algoritmo sfruttando i classici processori general purpose, le GPU e le FPGA. Possibili algoritmi da analizzare sono: Smith-Waterman; Viterbi; Needleman-Wunsch. E' tuttavia possibile proporre un algoritmo diverso da quelli appena riportati. L'unico vincolo è che sia inerente al mondo della bioinformatica o del data mining. Contatto: Fabio Cancarè - cancare AT elet DOT polimi DOT it |
Caronte |
|
| |
La descrizione di questo gruppo sarà disponibile entro il 15 Ottobre. Scusate per il disagio.
Maggiori informazioni Caronte: Caronte Sito ufficiale di DRESD: DRESD DRESD sul web: www.dresd.org/on_the_web Meeting && incontri: www.dresd.org/DRESDevents Contatto: Marco Santambrogio - marco DOT santambrogio AT polimi DOT it Link ad esempi di possibili specifiche: Pagina in via di definizione. |
CITiES |
|
| |
Obiettivo principale del progetto Communication Infrastructures Tailored to Embedded Systems design (CITiES) è la creazione di un framework per la generazione automatica di infrastrutture di comunicazione per sistemi riconfigurabili basati su FPGA. Tali infrastrutture di comunicazione possono essere basate su canali di comunicazione punto-punto, su bus o su Network-on-Chip. Scopo del framework è quello di fornire al progettista uno strumento attraverso il quale specificare, attraverso una serie di grafi delle comunicazioni, i requisiti di comunicazione di tutte le applicazioni che dovranno essere eseguite dal sistema. Grazie a queste specifiche di alto livello, il framework genera un'infrastruttura di comunicazione ottimizzata per ciascuna applicazione in modo tale da minimizzare i processi di riconfigurazione necessari per passare da uno stato del sistema ad un altro caratterizzato da una differente applicazione e di conseguenza da una differente infrastruttura di comunicazione.
Maggiori informazioni CITiES: CITiES Sito ufficiale di DRESD: DRESD DRESD sul web: www.dresd.org/on_the_web Meeting && incontri: www.dresd.org/DRESDevents Contatto: Vincenzo Rana - rana AT elet DOT polimi DOT it Link ad esempi di possibili specifiche: Pagina in via di definizione. |
DReAMS |
|
| |
La descrizione di questo gruppo sarà disponibile entro il 15 Ottobre. Scusate per il disagio.
Maggiori informazioni DReAMS: DReAMS Sito ufficiale di DRESD: DRESD DRESD sul web: www.dresd.org/on_the_web Meeting && incontri: www.dresd.org/DRESDevents Contatto: Francesco Redaelli - fredaelli AT elet DOT polimi DOT it Contatto: Marco Santambrogio - marco DOT santambrogio AT polimi DOT it Link ad esempi di possibili specifiche: Pagina in via di definizione. |
FLAC |
Il gruppo di Linguaggi Formali e Compilatori si occupa di temi che spaziano dai fondamenti teorici dei linguaggi formali al progetto e all'implementazione dei compilatori statici e dinamici.
Le nostre ricerche trattano la progettazione di compilatori JIT per le piattaforme Java e .NET, la schedulazione dinamica delle istruzioni per architetture VLIW, l'ottimizzazione dei cicli per architetture riconfigurabili ed il progetto di linguaggi di programmazione. I progetti proposti dal gruppo FL&C riguardano l'implementazione di class libraries per ambienti di esecuzione dinamica Java e .Net e tool di supporto per lo sviluppo di compilatori dinamici, e in particolare del compilatore ILDJIT e della macchina virtuale Java Jelatine. Sono disponibili anche progetti relativi allo sviluppo di programmi che sfruttano il parallelismo dei processori per applicazioni grafiche (e.g., usando CUDA) e applicazioni criptografiche. Contatto: Prof. G. Agosta - agosta AT elet DOT polimi DOT it Link ad esempi di possibili specifiche: Link |
HERA |
|
| |
La descrizione di questo gruppo sarà disponibile entro il 15 Ottobre. Scusate per il disagio.
Maggiori informazioni HERA: HERA Sito ufficiale di DRESD: DRESD DRESD sul web: www.dresd.org/on_the_web Meeting && incontri: www.dresd.org/DRESDevents Contatto: Fabio Cancarè - cancare AT elet DOT polimi DOT it Link ad esempi di possibili specifiche: Pagina in via di definizione. |
HLR |
|
| |
La descrizione di questo gruppo sarà disponibile entro il 15 Ottobre. Scusate per il disagio.
Maggiori informazioni HLR: HLR Sito ufficiale di DRESD: DRESD DRESD sul web: www.dresd.org/on_the_web Meeting && incontri: www.dresd.org/DRESDevents Contatto: Francesco Redaelli - fredaelli AT elet DOT polimi DOT it Link ad esempi di possibili specifiche: Pagina in via di definizione. |
OSyRiS |
|
| |
La descrizione di questo gruppo sarà disponibile entro il 15 Ottobre. Scusate per il disagio.
Maggiori informazioni OSyRiS: OSyRiS Sito ufficiale di DRESD: DRESD DRESD sul web: www.dresd.org/on_the_web Meeting && incontri: www.dresd.org/DRESDevents Contatto: Vincenzo Rana - rana AT elet DOT polimi DOT it Contatto: Marco Santambrogio - marco DOT santambrogio AT polimi DOT it Link ad esempi di possibili specifiche: Pagina in via di definizione. |
 |
Una delle principali attività del gruppo è quella di definire metodologie e strumenti per il progetto e la realizzazione di sistemi digitali intregrati, nel campo delle telecomunicazioni, automotive, industriale e di consumo. Il principale obiettivo del progetto PandA è quello di consentire a chi sviluppa in questo settore di concentrarsi principalmente sugli algoritmi e non nella lettura delle specifiche. Per questo motivo, in PandA sono presenti molteplici librerie per la lettura di specifiche software (es., C/C++/SystemC) e descrizioni hardware (es., edif/Verilog). Oltre a questo, PandA contiene metodologie esatte, euristiche ed evolutive per la ricerca nel campo della sintesi ad alto livello (traduzione automatica da una specifica funzionale a una descrizione hardware che la implementi), sull'estrazione del parallelismo e il partizionamento software e hardware/software, sulla definizione di metriche per l'analisi e la progettazione di architetture multiprocessore che eventualmente supportano riconfigurabilità statica o dinamica. Per maggiori dettagli: http://trac.elet.polimi.it/panda Contatto: Christian Pilato - pilato AT elet DOT polimi DOT it Link ad esempi di possibili specifiche: Link |
Polaris |
|
| |
La descrizione di questo gruppo sarà disponibile entro il 15 Ottobre. Scusate per il disagio.
Maggiori informazioni Polaris: Polaris Sito ufficiale di DRESD: DRESD DRESD sul web: www.dresd.org/on_the_web Meeting && incontri: www.dresd.org/DRESDevents Contatto: Marco Santambrogio - marco DOT santambrogio AT polimi DOT it Link ad esempi di possibili specifiche: Pagina in via di definizione. |
R4R |
|
| |
La descrizione di questo gruppo sarà disponibile entro il 15 Ottobre. Scusate per il disagio.
Maggiori informazioni R4R: R4R Sito ufficiale di DRESD: DRESD DRESD sul web: www.dresd.org/on_the_web Meeting && incontri: www.dresd.org/DRESDevents Contatto: Cristiana Bolchini - cristiana DOT bolchini AT polimi DOT it Contatto: Antonio Miele - miele AT elet DOT polimi DOT it Link ad esempi di possibili specifiche: Pagina in via di definizione. |
ReSP |
ReSP è una piattaforma di simulazione per sistemi multiprocessore; attraverso questo strumento è possibile collegare e far cooperare tra loro i vari componenti di un sistema integrato (embedded system). I componenti usati da ReSP sono basati sulle librerie SystemC e TLM. Questa piattaforma di simulazione è costruita utilizzando il linguaggio di programmazione Python; la prorietà della riflessività che lo contraddistingue fornisce alla piattaforma di simulazione la possibilità di osservare la struttura interna dei modelli SystemC. Le potenzialità offerte dalla sinergia tra Python, C++ e SystemC sono sfruttate, in fase di simulazione, per interrogare, esaminare ed, eventualmente, modificare lo stato interno dei componenti hardware. Per maggiori dettagli ed una lista preliminare dei progetti: http://www.resp-sim.org http://trac.elet.polimi.it/resp http://home.dei.polimi.it/fossati/resp.html Contatto: Ing. L. Fossati - fossati AT elet DOT polimi DOTit |
TRAP |
TRAP (TRansactional Automatic Processor generator) è uno strumento per la generazione automatica di simulatori di processori a partire da descrizioni di alto livello. Questo significa che lo sviluppatore deve solamente fornire le informazioni di base sulla struttura del processore (per esempio il numero e il tipo dei registri, la descrizione degli stadi della pipeline ...) e il comportamento di ogni istruzione dell'Instruction Set del processore. Questi dati sono utilizzati da TRAP per la generazione del codice C++ che emula il comportamento del processore. Rispetto alla scrittura del codice a mano questo approccio semplifica notevolemente il lavoro dello sviluppatore, sia perchè perchè richiede al progettista di inserire la quantità minima di dettagli che gli permettano tuttavia di caratterizzare il processore, sia perchè forza la separazione tra la specifica del comportamento del processore e la specifica della sua struttura. Lo strumento è scritto usando il linguaggio Python e produce simulatori basati sul linguaggio C++ e sulla libreria SystemC. I progetti consistono sia nell'estensione di TRAP stesso che nel suo utilizzo al fine di sviluppare nuovi modelli di processori e/o esplorare diverse configurazioni di processori esistenti. Per maggiori dettagli e una lista preliminare dei progetti: http://code.google.com/p/trap-gen http://home.dei.polimi.it/fossati/trap.html Contatto: Ing. L. Fossati - fossati AT elet DOT polimi DOTit |
VALERIE |
|
| |
La descrizione di questo gruppo sarà disponibile entro il 15 Ottobre. Scusate per il disagio.
Maggiori informazioni VALERIE: VALERIE Sito ufficiale di DRESD: DRESD DRESD sul web: www.dresd.org/on_the_web Meeting && incontri: www.dresd.org/DRESDevents Contatto: Francesco Bruschi - bruschi AT elet DOT polimi DOT it Link ad esempi di possibili specifiche: Pagina in via di definizione. |
 |
|
|
|